新领创业 创业资讯 Cadence在TSMC北美技术研讨会期间展示面向 TSMC 3nm 工艺的112G-ELR SerDes IP

Cadence在TSMC北美技术研讨会期间展示面向 TSMC 3nm 工艺的112G-ELR SerDes IP

【TechWeb】5月20日消息,Cadence 在 2023 年 TSMC 北美技术研讨会期间发布了面向台积电 3nm 工艺(N3E)的 112G 超长距离(112G-ELR)SerDes IP 展示,这是 Cadence 112G-ELR SerDes IP 系列产品的新成员。在后摩尔时代的趋势下,FinFET 晶体管的体积在 TSMC 3nm 工艺下进一步缩小,进一步采用系统级封装设计(SiP)。通过结合工艺技术的优势与 Cadence 业界领先的数字信号处理(DSP)SerDes 架构,全新的 112G-ELR SerDes IP 可以支持 45dB 插入损耗,拥有卓越的功耗、性能、面积(PPA)指标,是超大规模 ASICs,人工智能/机器学习(AI/ML)加速器,交换矩阵片上系统(SoCs)和 5G 基础设施应用的理想选择。

 

Cadence 112G-ELR SerDes 在 TSMC 3nm 工艺环境下的眼图(106.25 Gbps PAM4)

 

ELR SerDes PHY 符合 IEEE 和 OIF 长距离(LR)标准,在基础规格之外提供了额外的性能裕度。上方图片展示了三个张大的眼图,它们在 PAM4 模式下具有良好的对称性,将四个信号电平分开。3nm 演示展示了 E-10 级的卓越误码率(BER)性能以及 39dB bump 间通道,与 28dB Ball 间插损误码率小于 1E-4 的标准规格相比提供了充足的性能余量。

 

TSMC 3nm 工艺环境下的 Cadence 112G-ELR SerDes 测试板

 

112G-ELR SerDes IP 同时支持中距离(MR)和超短距离(VSR)应用,实现不同信道更灵活的功耗节省。NRZ 和 PAM4 信号下的数据传输速率从 1G 到 112G,实现背板,直连线缆(DAC),芯片间以及芯片到模块的可靠高速数据传输。

SerDes IP 采用领先的基于 DSP 的架构,通过最大可能性序列检测(MLSD)和反射抵消技术实现损耗及反射信道的系统稳定。MLSD 技术可以优化 BER,提供更强大的突发性错误处理能力。通过专有的实现技术,Cadence 能确保 MLSD 的功耗开销最小。反射消除技术消除了具有实际走线和连接器的产品环境中的杂散、远距离反射,从而提供稳健的 BER 结果。

 

免责声明:本文上述内容出于传递更多信息之目的,并不意味着赞同其观点或证实其描述,也不构成任何其他建议。其文中陈述文字和内容来源于第三方或网络,对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性不作任何保证或承诺,请读者仅作参考,并请自行核实相关内容。如有稿件内容、版权等问题请及时联系我们进行处理。http://www.newtid.com/10481.html

作者: 新领创业

阿里云加强与MongoDB合作:3年营收增长8倍 深耕国内市场

GeForce RTX 4060 和 RTX 4060 Ti 发布:5 月 24 日起陆续发售,起售价 ¥2,399

发表评论

联系我们

联系我们

微信:nvshen2168

在线咨询: QQ交谈

邮箱: 8253665@qq.com

工作时间:周一至周五,9:00-17:30,节假日休息

返回顶部